MSPM0G5187的NPU架构与端侧AI部署拆解

Ayase 撰文拆解 TI MSPM0G5187 的 TinyEngine NPU 架构、量化配置与端侧 AI 部署链路。该芯片为 TI 今年 3 月发布，80MHz Cortex-M0+ 搭配自研 TinyEngine NPU（2.56 GOPS），1k 片单价不到 1 美元。 TI 官方称，跑同一 AI 模型，单次推理延迟比同类不带加速器的 MCU 低 90 倍、能耗低 120 倍以上。Ayase 称，2 位量化对网络结构挑剔，卷积层为主、通道数规整的模型表现尚可，层数一深、残差一多掉点明显；32KB SRAM 也使视觉项目基本用不上这颗 M0+，相关界面更适合 AM13E2 或 STM32N6 档位。

AI 根据报道生成 · 2 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。